1 Veröffentlichungsnummer:

0 352 549 A2

2

EUROPÄISCHE PATENTANMELDUNG

(2) Anmeldenummer: 89112769.8

(5) Int. Cl.4: G06F 7/50

2 Anmeldetag: 12.07.89

Priorität: 29.07.88 DE 3825969

(3) Veröffentlichungstag der Anmeldung: 31.01.90 Patentblatt 90/05

Benannte Vertragsstaaten:
DE FR GB


Anmelder: Siemens Aktiengesellschaft
 Wittelsbacherplatz 2
 D-8000 München 2(DE)

© Erfinder: Knauer, Karl, Dr.-Ing. Nockherweg 21 D-8018 Grafing(DE)

Erfinder: Kamp, Winfried, Dipl.-Ing. Gustav-Heinemann-Ring 73 D-8000 München 83(DE)

(S) Carry-select-Addierer.

TCarry-Select"-Addierer mit blockweise eingeteilten Addiererzellen, wobei jeder Block eine Eingangsaddiererzelle und eine wechselnde Abfolge von Addiererzellen vom ersten Typ und vom zweiten Typ enthält. Untereinander sind die Addiererzellen über erste und zweite Carryein- bzw. -ausgänge (CO_{0e}, C1_{0e}; CO_{1e}C1_{1e}; CO_{2e}, C1_{2e}; ... CO_{ne}, C1_{ne}bzw. CO_{0a}, CI_{0a}; CO_{1a}, CI_{1a}; CO_{2a}, CI_{2a}, ... CO_{na}, CI_{na}) sowie über Blockcarryeingänge bzw. Blockcarryausgänge (BLoa; BLoa; BLoa; ...BLoa bzw. BLoa; BLoa; BL_{2a}; ...BL_{na}) verbunden. Die Addiererzeilen vom ersten und zweiten Typ weisen als Transfer- und als Pullup- und Pulldown-Transistoren wirkende Feldeffekttransistoren (N1, N2, N3, N4, P1, P2, P3, P4) auf. die nicht Bestandteil eines Kombinationsgatters innerhalb einer Addierzelle sind.



EP 0 352 549 A2

Xerox Capy Centre

"Carry-Select"-Addlerer

10

20

30

Die Etiindung bezieht sich auf einen Carry-Select-Addierer mit blockweise eingeteilten Addiererzellen nach dem Oberbegriff des Patentanspruchs 1.

Bei einer großen Anzahl von digitalen Logikschaltungen, beispielsweise digitalen Filtern, Signalprozessoren und Mikroprozessoren, werden Addierer benötigt. Das einfachste Prinzip für einen solchen Addierer ist das "Ripple-Carry"-Verfahren, bei dem ein entstehender Übertrag (Carry) seriell von einer Addiererzelle für das jeweils niederwertige Bit zu einer Addiererzeile für das jeweils höherwertige Bit Übertragen wird. Die Durchlaufzeit des Übertragssignals bestimmt dabei im wesentlichen die Additionszeit.

Bei einem weiteren Prinzip, dem "Carry-Select"-Verfahren, enthalten die blockweise zusammengefügten Addiererzellen eines Addierers doppelte Carrypfade. Je ein Carrypfad wird für ein fiktiv angenommenes eingangsseitiges Carrysignal von "0" bzw. "1" am Eingang einer Addiererzelle verwendet. Welcher der Carrypfade Im weiteren Verlauf ausgewählt wird, entscheidet ein sogenanntes Blockcarrysignal, das aus den beiden einzelnen Carrysignalen der letzten Stufe des davorliegenden Blocks und dessen Blockcarrysignal gebildet wird. Hierdurch sind die einzelnen Carrysignale in einem jeden Block unabhängig von dem Carrysignal vorhergehender Blöcke.

Man benötigt für den Aufbau eines "Carry-Select"-Addlerers wenigstens zwei verschiedene Addiererzellen, nämlich eine Eingangsaddiererzelle bei Blockbeginn und eine normale Addiererzelle. die in beliebiger Anzahl folgen kann. Blöcke höherer Ordnung in dem "Carry-Select"-Addierer enthalten eine größere Anzahl von Varlableneingängen und Summenausgängen wie Blöcke niederer Ordnung. Jede einzelne Addiererzelle in den Blöcken Nh 1 Sti/13.01.1988 enthält jeweils zwei Variableneingänge, zwei Carryein- und -ausgänge, einen Blockcarryein- und -ausgang sowie einen Summenausgang. Die Anzahl der Varlableneingänge und Summenausgänge in jedem Block sollte dabel möglichst so gewählt werden, daß die Laufzeit eines einzelnen Carrysignals durch einen Block der Laufzeitsumme der Blockcarrysignale bis zu diesem Block entspricht. Das Blockcarrysignal wird in der ersten Stufe eines Blockes aus den beiden Carrysignalen der letzten Stufe des davorliegenden Blockes und dessen Blockcarrysignals gebildet. Damit sind bei der Eingangsstufe jedes Blocks die einzelnen Carrysignale nur von den Variableneingängen abhängig und die Carryeingänge sind fest mit einem "Low"- bzw. "High"-Pegel verschaltet. Die Carrysignale in einem "Carry-Select"-Addierer

durchlaufen jeden Block parallel in zwel Carrypfaden, wobel ein Carrypfad für die Annahme eines Carrysignals von "0" am Eingang des Blocks und ein zweiter Carrypfad für die Annahme eines Carrysignals von "1" am Blockeingang in allen Addiererzellen implementiert ist. Die Carrysignale in den Addiererzellen sind dabei in unterschiedlichster Weise von den Eingangssignalen an den Variableneingängen der Addiererzellen und von Carrysignalen an den Carryeingängen der Addiererzellen abhängig.

Aus der Patentanmeldung P 35 34 863.1 (= VPA 85 P 1744 DE) ist es bekannt, daß man die Laufzeit der Carrysignale in einer Addiererschaltung dadurch beschleunigen kann, indem man abwechseind Addiererzellen mit invertiertem Carryeingang und nicht invertiertem Carryausgang mit Addiererzellen mit nicht invertiertem Carryeingang und invertiertem Carryausgang miteinander verschaltet.

In einer weiteren Patentanmeldung P 33 23 607.0 (= VPA 83 P 1554 DE) wird ein schneller Addierer/Subtrahierer nach dem "Carry-Select"-Prinzip vorgeschlagen. Dieser Addierer bzw. Subtrahierer umfaßt eine Mehrzahl von Stufen, die in Gruppen aufgeteilt sind und mit doppelten Übertragungspfaden ausgestattet sind. Diese arbeiten mit fiktiven eingangsseitigen Überträgen "0" bzw. "1" in den niederwertigsten Stufen der einzelnen Gruppen.

Nachteilig in den Addiererschaltungen der angegebenen Patentanmeldungen erweist sich hierbei im Betrieb der Addierer die zu niedrige Verarbeitungsgeschwindigkeit.

Der Erfindung liegt die Aufgabe zugrunde, eine Addiererschaltung nach dem "Carry-Select"-Prinzip anzugeben, die eine hohe Verarbeitungsgeschwindigkeit aufweist.

Diese Aufgabe wird durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.

Der mit der Erfindung erzielbare Vorteil besteht insbesondere neben der hohen Verarbeitungsgeschwindigkeit in einem einfachen in drei unterschiedlichen Addiererzellen bestehenden Aufbau der Addiererschaltung.

Die Ansprüche 2 bis 5 sind auf eine weitere Ausgestaltung der Erfindung gerichtet.

Die Erfindung wird nachfolgend anhand von einem in der Zeichnung dargestellten Ausführungsbeispiel näher ertäutert. Dabei zeigen

Fig. 1 eine Verschaltung der einzelnen Addiererzellen zu einem "Carry-Select"-Addiererblock,

Fig. 2 ein Blockschaltbild einer Eingangsaddiererzelle,

Fig. 3 ein Blockschaltbild einer Addiererzelle vom ersten Typ,

3

Fig. 4 ein Blockschaltbild einer Addiererzelle vom zweiten Typ.

Fig. 1 zeigt einen "Carry-Select"-Addiererblock mit Addlererzellen B0, B1, B2, ...Bn, wobei die Addiererzellen B0, B1, B2 die ersten drei Addiererzellen eines Blocks darstellen. Zum Aufbau eines "Carry-Select"-Addierers wird eine beliebige Anzahl von Addiererblöcken hintereinander geschaltet, wobei die Anzahl der Addiererzellen, die zu einem Block zusammengefaßt werden, mit steigender Ordnung der Addiererblöcke zunimmt. Jede der Addiererzeilen enthält zwei Variableneingänge a_0 , b_0 ; a_1 , b_1 ; a_2 , b_2 , ... a_n , b_n , einen Blockcarryeingang BL_{0e}; BL_{1e}; BL_{2e}, ...BL_{ne}, einen Blockcarryausgang BL_{0a}; BL_{1a}; BL_{2a},... BL_{na}, einen Summenausgang S_0 ; S_1 ; S_2 ; ... S_n , einen ersten und zweiten Carryeingang CO_{0e}, C1_{0e}; CO_{1e}, C1_{1e}; CO_{2e}, C1_{2e}; ..., COne, Clneund einen ersten und zweiten Carryausgang $\overline{\text{C0}_{0a}}$, $\overline{\text{C1}_{0a}}$; C0_{1a} , C1_{1a} ; $\overline{\text{C0}_{2a}}$, $\overline{\text{C1}_{2a}}$, ..., C0_{na} , C1_{na}. Jeder Block besteht aus einer Eingangsaddiererzelle B0 sowie aus Addiererzellen eines ersten und zweiten Typs, wobei die Addiererzellen vom ersten und zwelten Typ in einem Block abwechselnd miteinander verschaltet sind. Der erste und zweite Carryeingang CO_{0e}, C1_{0e} und der Blockcarryelngang BL_{0e} der Eingangsaddiererzelle B0 des ersten Blockes sind für eine Addition auf einen festen "Low"-Pegel "0" gelegt, um feste Anfangsbedingungen für den Additionsablauf im "Carry-Select "-Addierer vorzugeben. Jeweils der erste und zweite invertierte Carryausgang Cons. C1-Daelner Eingangsaddiererzelle B0 ist jeweils mit dem ersten und zweiten invertierten Carryeingang CO1e, C11eeiner Addiererzelle des ersten Typs B1 und jeweils der erste und zweite nicht invertierte Carryausgang CO1s, C11s der Addierzellen des ersten Typs ist mit jeweils dem ersten und zweiten nicht invertierten Carryeingang CO2e, C12e einer Addiererzelle des zweiten Typs B2 verschaltet, der Blockcarryausgang BL_{0a} der Eingangsaddiererzeile B0 ist weiterhin mit dem Blockcarryeingang BLte der Addiererzeile des ersten Typs B1 und der Blockcarryausgang BL12 der Addiererzeile des ersten Typs B1 ist mit dem Blockcarryeingang BLze der Addiererzelle des zweiten Typs B2 verbunden. Die restlichen Addiererzellen innerhalb eines Blokkes sind wechselweise vom ersten Typ und zweiten Typ und sind analog mit ihren Carryein- und -ausgängen sowie mit ihren Blockcarryein-und ausgangen untereinander verbunden. Die letzte Addiererzelle Bn ist vom ersten Typ und bildet den Abschluß eines Blocks für den "Carry-Select"-Addierer und enthält neben den Variableneingängen an, be und dem Summenausgang Sn die beiden invertierten Carryeingänge Cone, Cine, die beiden nicht invertierten Carryausgänge C0ne, C1ne den Blockcarryein- und -ausgang BLns, BLns.

Wie aus der Fig. 1 zu erkennen Ist, wird das Blockcarrysignal für den Addiererblock in der Elngangsaddiererzelle B0 gebildet und durch die restlichen Addiererzellen des Addiererblocks weitergeleitet. In der Eingangsaddiererzelle erfolgt eine Auswertung des Blockcarrysignals und der Carrysignale des vorhergehenden Addiererblocks zu einem neuen Blockcarrysignal. Die Carrysignale der Eingangsaddiererzelle B0 eines Addiererblocks, die im ersten und zweiten invertierten Carryausgang C00aund C10ain die nächstfolgende Addlererzelle vom ersten Typ B1 übergeben werden, hängen dabei lediglich von den Variablen an den Variableneingängen ao, bo ab und nicht von den Carrysignalen am ersten und zweiten Carryeingang COoe, C10e. Für die restlichen Addiererzellen vom ersten und zweiten Typ B1, B2 in einem Addiererblock sind jedoch zusätzlich die Carrysignale an den invertierten bzw. nicht invertierten Carryeingängen CO1e, C11ebzw. CO2e, C12e für die Carrysignale an den nichtinvertierten bzw. invertierten Carryausgängen C0_{1a}, C1_{1a} bzw. C0_{2a}, C1_{2a}zu berücksichtigen. Die abwechselnde Anordnung von Addiererzellen des ersten und zweiten Typs 81, 82 nach Fig. 1 dient zur Beschleunigung der Carrysignale in den Carrypfaden der einzelnen Addiererzellen und somit zu einer Erhöhung der Verarbeitungsgeschwindigkeit des "Carry-Select"-Addierers.

Fig. 2 zeigt das Blockschaltbild einer Eingangsaddiererzelle, wie sie beim "Carry-Select"-Addierer
am Anfang jeden Blockes vorhanden ist. Die Eingangsaddiererzelle enthält hierbei zwei NAND-Gatter NAND 1, NAND2, fünf Inverter I1, I3, I4, I5 und
I6, ein NOR-Gatter NOR1, ein ANDNOR-Gatter
ANDNOR1, zwei p-Kanal-Feldeffekttransistoren P5,
P6, sowie n-Kanal-Feldeffekttransistoren N5 und
N6.

Der erste Variableneingang ao ist mit einem ersten Eingang des ersten NAND-Gatters NAND1 und mit einem ersten Eingang eines NOR-Gatters NOR1 verbunden und der zwelte Variableneingang bo ist mit einem zweiten Eingang des ersten NAND-Gatters NAND1 und mit einem zweiten Eingang des NOR-Gatters NOR1 verschaltet. Der Ausgang des ersten NAND-Gatters NAND1 bildet den ersten invertierten Carryausgang CO_{0a}und gleichzeitig an den ersten Eingang des zweiten NAND-Gatters NAND2 angeschlossen, während der Ausgang des NOR-Gatters NOR1 den zweiten invertierten Carryausgang Ctoadarstellt und über einen ersten Inverter II mit dem zweiten Anschluß des zweiten NAND-Gatters NAND2 verbunden ist. Der erste Carryeingang Coa ist auf den NOR-Eingang des ANDNOR-Gatters ANDNOR1 und der zweite Carryeingang C10e sowie der Blockcarryeingang BLoe sind jeweils auf einen UND-Eingang des ANDNOR-Gatters ANDNOR1 aufgeschaltet, der

Ausgang des ANDNOR-Gatters ANDNOR1 bildet über einen zweiten Inverter 16 den Blockcarryausgang BLoa der Eingangsaddiererzelle. Gleichzeitig ist der Ausgang des ANDNOR-Gatters ANDNOR1 über einen dritten Inverter 15 mit dem Gate eines ersten p-Kanal-Feldeffekttransistors P6 und dem Gate eines ersten n-Kanal-Feldeffekttransistors N6 sowie an einen ersten Anschluß eines zweiten p-Kanal-Feldeffekttransistors P5 und an einen ersten Anschluß eines zweiten n-Kanal-Feldeffekttransistors N5 geschaltet. Der Ausgang des zweiten NAND-Gatters NAND2 ist zum einen mit dem Gate des zweiten p-Kanal-Feldeffekttransistors P5 und zum anderen an einen ersten Anschluß des ersten p-Kanal-Feldeffekttransistors P6 angeschlossen und über einen vierten Inverter 13 mit dem Gate des zweiten n-Kanal-Feldeffekttransistors N5 und mit dem ersten Anschluß des ersten n-Kanal-Feldeffekttransistors N6 verschaltet. Der zweite Anschluß des ersten und zweiten N-Kanal-Feldeffekttransistors N6, N5 und der zweite Anschluß des ersten und zweiten p-Kanal-Feldeffekttransistors P6, P5 sind gemeinsam an einen Eingang eines fünften Inverters 14 geschaltet, an dessem Ausgang der Summenausgang So der Eingangsaddiererzelle angeordnet ist.

Fig. 3 zeigt ein Blockschaltbild einer Addiererzelle vom ersten Typ, wobei diese eine Gatteranordnung für zwei Variablen zur Bewertung eines. ersten und zweiten Carryeingangssignals, zur Summenbildung und zur Carrybildung aufweist, und wobei jeweils ein Variableneingang für eine der zwei Variablen vorgesehen ist. Die Gatteranordnung der Addiererzeile des ersten Typs ist derart gebildet. daß das Aufladen der Kapazität des ersten und zweiten nicht invertierten Carryausgang C01a, C11a entweder jeweils über zwei als Pullup- bzw-Pulldown-Transistoren wirkende Feldeffekttransistoren P1, N2 für den ersten nicht inver tierten Carryausgang CO1a bzw. P3, N4 für den zwelten nicht invertierten Carryausgang C11a oder jeweils über zwei Serienschaltungen für den ersten und zweiten nicht invertertierten Carryausgang CO112, C112 geschieht, die je ein invertergatter 11, 12 und je einen weiteren Transfertransistor N1, P2 für den ersten nicht invertierten Carryausgang CO1a bzw. N3, P4 für den zweiten nicht invertierten Carryausgang C1_{1a} enthalten.

Die Addiererzeite des ersten Typs ist zum Teil mit gleichen Bauelementen wie die Eingangsaddiererzeite nach Fig. 2 aufgebaut, so daß gleiche Bezugszeichen in der Fig. 3 und Fig. 2 Verwendung finden. Die Addiererzeite des ersten Typs besteht aus zwei NAND-Gattern NAND1, NAND2, fünf Invertern I1, I2, I3, I4, I7, einem NOR-Gatter NOR1, einem ORNAND-Gatter ORNAND1, sechs n-Kanal-Feldeffekttransistoren N1, N2, N3, N4, N5, N6, und sechs p-Kanal-Feldeffekttransistoren P1,

P2, P3, P4, P5, P6. Hierbei sind die p-Kanal-Feldeffekttransistoren P1, P3 als Pullup-Transistoren, die n-Kanal-Feldeffekttransistoren N2, N4 als Pulldown-Transistoren und die restlichen Feldeffekttransistoren als Transfertransistoren eingesetzt. Der erste Variableneingang at der Addiererzelle des ersten Typs ist mit dem ersten Eingang des ersten NAND-Gatters NAND1 und mit dem ersten Eingang des NOR-Gatters NOR1 verbunden, und der zweite Variableneingang bi ist mit dem zweiten Eingang des ersten NAND-Gatters NAND1 und mit dem zweiten Eingang des NOR-Gatters NOR1 verschaltet. Der Ausgang des ersten NAND-Gatters NAND1 ist über einen ersten Inverter 12 mit dem ersten Anschluß eines ersten n-Kanal-Transfertransistors N1 und mit dem ersten Anschluß eines zweiten n-Kanal-Transfertransistors N3 verbunden, wobei der erste Inverter 12 und der erste n-Kanal-Transfertransistor N1 sowie der zweite n-Kanal-Transfertransistor N3 und der erste Inverter 12 je eine Serienschaltung bilden, und der Ausgang des ersten NAND-Gatters NAND1 ist zusätzlich an elnen ersten Eingang eines zweiten NAND-Gatters NAND2 und an je einen Gateanschluß des ersten und zweiten Pullup-Transistors P1, P3 angeschlossen. Der Ausgang des NOR-Gatters NOR1 ist über einen zweiten Inverter I1 mit dem ersten Anschluß eines ersten und zweiten p-Kanal-Transfertransistors P2, P4 angeschlossen, außerdem ist der Ausgang des zweiten Inverters 11 mit einem zweiten Eingang des zweiten NAND-Gatters NAND2 verbunden, weiterhin ist der Ausgang des NOR-Gatters NOR1 mit je einem Gateanschluß eines ersten und zweiten Pulldown-Transistors N2, N4 verschaltet. Der erste Anschluß des ersten und zweiten Pulldown-Transistors N2, N4 ist mit der Masse GND, während der erste Anschluß des ersten und zweiten Pullup-Transistors P1, P3 mit der Versorgungsspannung V_{DD} verschaltet. Der erste invertierte Carryeingang CO1eist mit je einem Gateanschluß des ersten n-Kanal-Transfertransistors N1 und des ersten p-Kanal-Transfertransistors P2 und mit ei-UND-Eingang des **ORNAND-Gatters** ORNAND1 verbunden, während der zweite invertierte Carryeingang C11emit je einem Gateanschluß des zweiten n-Kanal-Transfertransistors N3 und des zweiten p-Kanal-Transfertransistor P4 sowie mit dem ersten ODER-Eingang des ORNAND-Gatters ORNAND1 verschaltet ist. Der Aufbau der ersten Addiererzelle des ersten Typs nach Fig. 3 sleht weiterhin vor, daß der erste nicht invertierte Carryausgang CO1a mit dem zweiten Anschluß des ersten n-Kanai-Transfertransistors N1, mit dem zweiten Anschluß des ersten p-Kanal-Transfertransistors P2, mit dem zweiten Anschluß des ersten Pullup-Transistors P1 und mit dem zweiten Anschluß des ersten Pulldown-Transistors N2 verbunden ist und der zweite nicht invertierte Carryausgang C11a ist

mit einem zweiten Anschluß eines zweiten n-Kanal-Transfertransistors N3, mit einem zweiten Anschluß des zweiten p-Kanal-Transfertransistors P4, mit einem zweiten Anschluß des zweiten Pullup-Transistors P3 sowie mit einem zweiten Anschluß des zweiten Pulldown-Transistors N4 verbunden. Der Blockcarryeingang BL1e bildet gleichzeitig den Blockcarryausgang BL1a und ist über einen dritten Inverter 17 mit einem zweiten ODER-Eingang des ORNAND-Gatters ORNAND1 verschaltet, Der Ausgang des ORNAND-Gatters ORNAND1 ist mit ie einem Gateanschluß des dritten p-Kanal-Transfertransistors P6 und des dritten n-Kanal-Transfertransistors N6 sowie mit einem ersten Anschluß eines vierten p-Kanal-Transfertransistors P5 und einen ersten Anschluß eines vierten n-Kanal-Transfertransistors N5 verbunden und der Ausgang des zweiten NAND-Gatters NAND2 ist mit einem ersten Anschluß des dritten p-Kanal-Transfertransistors P6 und über einen vierten Inverter 13 mit einem ersten Anschluß des dritten n-Kanal-Transfertransistors N6 und mit einem Gateanschluß des vierten n-Kanal-Transfertransistors N5 verbunden. Weiterhin ist der Ausgang des zweiten NAND-Gatters NAND2 mit dem Gateanschluß des vierten p-Kanal-Transfertransistors P5 verbunden und der Summenausgang S1 ist über einen fünften Inverter 14 jeweils mit einem zweiten Anschluß des dritten und vierten p-Kanal-Transfertransistors P6, P5 und jeweils mit einem zweiten Anschluß des dritten und vierten n-Kanal-Transfertransistors N6, N5 verbunden.

In Fig. 4 ist ein Blockschaltbild einer Addiererzeile vom zweiten Typ wiedergegeben, wobei diese ebenfalls eine Gatteranordnung für zwei Variablen zur Bewertung eines ersten und zweiten Carryeingangsignals, zur Summenbildung und zur Carrybildung aufweist, und wobei jewells ein Variableneingang für eine der zwei Variablen vorgesehen ist.

Die Gatteranordnung der Addiererzelle vom zweiten Typ ist derart gebildet, daß das Aufladen der Kapazität des ersten und zweiten invertierten Carryausgangs $\overline{CO_{2a}}$, $\overline{CI_{2a}}$ entweder jeweils über zwei als Pullup- bzw. Pulldown-Transistoren wirkende Feldeffekttransistoren P1, N2 für den ersten invertierenden Carryausgang $\overline{CO_{2a}}$ bzw. P3, N4 für den zweiten invertierten Carryausgang $\overline{CI_{2a}}$ oder über jeweils zwei Transfertransistoren N1, P2 für den ersten invertierten Carryausgang $\overline{CO_{2a}}$ bzw. N3, P4 für den zweiten invertierten Carryausgang $\overline{CO_{2a}}$ bzw. N3, P4 für den zweiten invertierten Carryausgang $\overline{CI_{2a}}$ geschieht.

Die Addiererzelle des zweiten Typs ist ebenfalls zum Teil mit gleichen Bauelementen wie die Eingangsaddiererzelle nach Figur 2 oder die Addiererzelle vom ersten Typ nach Figur 3 aufgebaut, so daß gleiche Bezugszeichen in Figur 4, Figur 3 und Figur 2 Verwendung finden. Die Addierzelle des zweiten Typs besteht aus zwei NAND-Gattern NAND1, NAND2, einem NOR-Gatter NOR1, einem

ANDNOR-Gatter ANDNOR1, vier Invertern 11, 12, 13, 14, sechs n-Kanal-Feldeffekttransistoren N1, N2, N3. N4, N5, N6 sowie sechs p-Kanal-Feldeffekttransistoren P1, P2, P3, P4, P5, P6. Ebenso wie bei der Addiererzelle vom ersten Typ nach Figur 3 sind die p-Kanal-Feldeffekttransistoren P1, P3 als Pullup-Transistoren, die n-Kanal-Feldeffekttransistoren N2, N4 als Pulldown-Transistoren und die restlichen Feldeffekttransistoren als Transfertransistoren eingesetzt. Der erste Variableneingang az ist mit dem ersten Eingang eines ersten NAND-Gatters NAND1 und mit dem ersten Eingang des NOR-Gatters NOR1 verbunden, während der zweite Variableneingang b2 mit dem zweiten Eingang des ersten NAND-Gatters NAND1 und dem zweiten Eingang des NOR-Gatters NOR1 verschaltet ist. Der Ausgang des ersten NAND-Gatters NAND1 ist über einen ersten Inverter 12 mit je einem Gateanschluß eines ersten und zweiten Pulldown-Transistors N2, N4 verbunden, und der Ausgang des ersten NAND-Gatters NAND1 ist weiterhin mit einem ersten Anschluß eines ersten p-Kanal-Transfertransistors P2 und einem ersten Anschluß eines zweiten p-Kanal-Transfertransistor P4 als auch mit einem ersten Anschluß des zweiten NAND-Gatters NAND2 verschaltet. Der Ausgang des NOR-Gatters NOR1 ist über einen zweiten Inverter I1 mit ieweils einem Gateanschluß des ersten und zweiten Pullup-Transistors P1, P3 und mit einem zweiten Eingang des NAND-Gatters NAND2 verbunden und der Ausgang des NOR-Gatters NOR1 ist weiterhin jeweils an einem ersten Anschluß des ersten und zweiten n-Kanal-Transfertransistors N1, N3 angeschlossen. Jeweils der erste Anschluß des ersten und zweiten Pullup-Transistors P1, P3 ist in der Addiererzelle des zweiten Typs nach Figur 4 mit der Versorgungsspannung VDD und ein erster Anschluß des ersten und zweiten Pulldown-Transistors N2, N4 ist mit der Masse GND verbunden. Der erste nicht invertierte Carryeingang CO2e ist Jeweils mit dem Gateanschluß des ersten p-Kanal-Transfertransistors P2, des ersten n-Kanal-Transfertranslators N1 sowie mit einem ODER-Eingang des ANDNOR-Gatters ANDNOR1 und der zweite nicht invertierte Carryeingang C12e mit jeweils dem Gateanschluß des zweiten p-Kanal-Transfertransistors P4 und des zweiten n-Kanal-Transfertransistors N3 sowie mit einem ersten UND-Eingang ANDNOR-Gatters ANDNOR1 verschaltet. Der Blockcarryeingang BL2e bildet gleichzeitig den Blockcarryausgang Bl.za der Addierzelle des zweiten Typs und ist gielchzeitig an einen zweiten UND-Eingang des ANDNOR-Gatters ANDNOR1 angeschlossen. Der erste invertierte Carryausgang CO_{2a}lst jeweils mit einem zweiten Anschluß des ersten p-Kanal-Transfertransistors P2, des ersten n-Kanal-Transfertransistors N1, des ersten Pulldown-Transistors N2 und des ersten Pullup-Transistors P1 verschaltet und der zweite invertierte Carryausgang C12aist jeweils mit dem zweiten Anschluß des zweiten p-Kanal-Transfertransistors P4, des zweiten n-Kanal-Transfertransistors N3. des Pulldown-Transistors N4 und des zweiten Pullup-Transistors P3 verschaltet. Der Ausgang des ANDNOR-Gatters ANDNOR1 ist mit dem Gateanschluß des dritten n-Kanal-Transfertransistors N6, mit dem Gateanschluß des dritten p-Kanal-Transfertransistors P6 sowie jeweils mit einem ersten Anschluß des vierten n-Kanal-Transfertransistors N5 und des vierten p-Kanal-Transfertransistors P5 verbunden und der Ausgang des zweiten NAND-Gatters NAND2 ist mit einem ersten Anschluß des dritten n-Kanal-Transfertransistors N6 und mit dem Gateanschluß des vierten n-Kanal-Transfertransistors N5 sowie über einen dritten Inverter 13 mit dem Gateanschluß des vierten p-Kanal-Transfertransistors P5 und mit einem ersten Anschluß des dritten p-Kanal-Transfertransistors P6 verschaltet. Der Summenausgang S2 ist über einen vierten Inverter 14 jeweils mit einem zweiten Anschluß des dritten und vierten n-Kanal-Transfertransistors N6, N5 und mit einem zweiten Anschluß des dritten und vierten p-Kanal-Transfertransistors P5, P6 verbunden.

Bei der Ausbildung der Addiererzellen des ersten und zweiten Typs sind die Pullup-Transistoren P1, P3 bzw. die Pulldown-Transistoren N2, N4 und die weiteren Transfertransistoren N1, N3 bzw. P2, P4 nicht Bestandteil eines Kombinationsgatters innerhalb der Gatteranordnung, so daß die Transfertransistoren, die in einem zeitkritischen Übertragungspfad eingefügt sind, so optimiert sind, daß sie für die vorherige Stufe eine geringe Kapazität bilden, dabei aber immer noch eine niederohmige Source-Drain-Strecke darstellen.

Die Eingangsaddiererzelle und die Addiererzelle des zweiten Typs sind zu einem großen Teil gleich aufgebaut, jedoch entfallen sämtliche Transfertransistoren bzw. Pullup- und Pulldown-Transistoren N1, N2, N3, N4, P1, P2, P3, P4. Da die Carrysignale an den nicht invertierten Carryeingängen C0_{0e} bzw. C1_{0e} der Eingangsaddiererzelle ausschließlich gemeinsam mit dem Blockcarrysignal am Blockcarrysignals erforderlich sind, benötligt die Eingangsaddiererzelle keine Transfertransistoren und die Carrysignale am invertierten ersten und zweiten Carryausgang C0_{0e}, C0_{0e}werden lediglich durch die Varlablen an den Varlableneingängen ao, be bestimmt.

Die Transfertransistoren P2, N1 bzw. P4, N3 in den Addiererzeilen vom ersten und zweiten Typ haben funktionelle Aufgaben, während die Pullupbzw. Pulldown-Transistoren P1, P3 bzw. N2, N4 für eine bessere Übertragung der Versorgungsspannung V_{DD} bzw. der Masse GND auf die ersten und

zweiten Carryausgänge bestimmt sind.

In der Eingangsaddiererzelle dient das ANDNOR-Gatter ANDNOR1 im Gegensatz zum ANDNOR-Gatter ANDNOR1 in der Addiererzelle vom zweiten Typ zur Bestimmung eines neuen Blockcarrysignals, während das Blockcarrysignal in den übrigen Addiererzellen eines Addiererblockes lediglich weitergeleitet wird.

Der Eingangsaddiererzeile und den Addiererzeilen vom ersten und zweiten Typ gemeinsam ist ein aus einem NAND-Gatter NAND1 und NOR-Gatter NOR1 bestehender Variableneingangsteil. Sowohl in der Eingangsaddiererzeile als auch in den übrigen Addierzeilen werden die Carrysignale an den beiden Carryeingängen als auch das Blocksignal am Blockcarryeingang über das ANDNOR-Gatter ANDNOR1 bzw. das ORNAND-Gatter ORNAND1 im jeweiligen Summenausgangsteil mit der Summe aus den Variablen an den Variableneingängen ausgewertet und an den entsprechenden Summenausgang weitergeleitet.

Ansprüche

25

40

1. "Carry-Select"-Addierer mit blockweise eingeteilten Addiererzellen, wobei jede Addiererzelle zwei Variableneingänge (a₀, b₀; a₁, b₁; a₂, b₂, ... a_n, b_n), einen Blockcarry-Eingang (BL_{0e}; BL_{1e}; BL2a...BLne), einen Blockcarry-Ausgang (BL0a; BL1a; BL2a, ...BLna), einen Summenausgang (So; S1, S2, ...S_n), einen ersten und zweiten Carryeingang (CO_{0e}, C1_{0e}; C0_{1e}, C1_{1e}; C0_{2e}, C1_{2e}; ... C0_{0n}, C1_{en}) und einen ersten und zweiten Carryausgang (COna. C10a; C01a, C11a; C02a, C12a, ..., C0na, C1na) und jeder Block eine Eingangsaddiererzelle und eine bestimmte Anzahl von Addiererzellen eines ersten und zweiten Typs enthält, wobei der erste und zweite Carryeingang (C00e; C10e) und der Blockcarryeingang (BLoe) der Eingangsaddiererzelle des ersten Blocks weitere Variableneingänge darstellt, jeweils der erste und zweite invertierte Carryausgang (CO_{0a}, CI_{0a}) einer Eingangsaddiererzelle mit jeweils dem ersten und zweiten invertierten Carryeingang (CO1e, C11e) einer Addiererzelle des ersten Typs und jeweils der erste und zweite nicht invertierte Carryausgang (C01a, C11a) der Addiererzelle des ersten Typs mit jeweils dem ersten und zweiten nicht invertierten Carryeingang (C02e, C12e) einer Addiererzelle des zweiten Typs verschaltet ist, daß der Blockcarryausgang (BLoa) der Eingangsaddiererzelle mit dem Blockcarryeingang (BL1e) der Addiererzeile des ersten Typs und der Blockcarryausgang (BL1a) der Addiererzelle des ersten Typs mit dem Blockcarryeingang (BL2e) der Addiererzeile des zweiten Typs verbunden ist und die weiteren Addiererzellen in einem Block wechselweise vom ersten Typ und zweiten Typ über die Carryein- und -ausgänge und über die Blockcarryein- und ausgänge ebenso miteinander verbunden sind, wobei die Eingangsaddiererzelle und die Addiererzellen des ersten und zweiten Typs eine Gatterordnung für zwei Variablen zur Bewertung eines ersten und zweiten Carryeingangssignals, zur Summenbildung und zur Carrybildung aufweist, und wobei jeweils ein Variableneingang für eine der zwei Variablen vorgesehen ist, dadurch gekennzeichnet, daß die Gatteranordnung der Addiererzelle des ersten Typs derart gebildet ist, daß das Aufladen der Kapazität des ersten und zweiten nicht invertierten Carryausgangs (C01a, C11a) entweder jeweils über zwei als Pullup- bzw. Pulldown-Transistor wirkende Feldeffekttransistoren (P1, P3; N2, N4) oder jeweils über zwei Serienschaltungen für den ersten und zweiten nicht invertierten Carryausgang (CO12) C1_{1a}) geschieht, wobel die Serlenschaltungen je ein Invertergatter (I1, I2) und je einen als Transfertransistor wirkenden Feldeffekttransistor (N1, P2; N3, P4) enthalten, und daß die Gatteranordnung der Addiererzelle des zweiten Typs derart gebildet ist, daß das Aufladen der Kapazität des ersten und zweiten invertierten Carryausgangs (CO22, CT22) entweder jeweils über zwei als Pullup- bzw. Pulldown-Transistoren wirkende Feldeffekttransistoren (P1, P3; N2, N4) oder jeweils über zwel als Transfertransistoren wirkende Feldeffekttransistoren (N1, P2; N3, P4) für den ersten und zweiten invertierten Carryausgang (CO2a, C12a) gebildet wird und daß die als Pullup-bzw. Pulldowntransistoren und als Transfertransistoren wirkenden Feldeffekttransistoren (N1, N2, N3, N4, P1, P2, P3, P4) nicht Bestandteil eines Kombinationsgatters innerhalb der Gatteranordnung sind.

- 2. "Carry-Select"-Addierer nach Anspruch 1, dadurch gekennzeichnet, daß bei einer Addition von Eingangssignalen, die an den Variableneingängen (ao, bo; a1, b1; a2, b2; ...an, bn) jeder Addiererzelle anliegen, die weiteren Variableneingänge mit einem festen "Low"-Pegel beschaltet sind.
- "Carry-Select"-Addierer nach Anspruch 1 oder 2, dadurchgekennzeichnet, daß die Eingangsaddiererzelle zwei NAND-Gatter (NAND1, NAND2), fünf Inverter (I1, I3, I4, I5, I6), ein NOR-Gatter (NOR1), eln ANDNOR-Gatter (ANDNOR1), zwei p-Kanal- (P5, P6) und zwei n-Kanal-Feldeffekttransistoren (N5, N6) enthält, daß der erste Varlableneingang (a₀) mit einem ersten Eingang eines ersten NAND-Gatters (NAND1) und mit einem ersten Eingang eines NOR-Gatters (NOR1) verbunden ist, daß der zweite Variableneingang (bo) mit dem zweiten Eingang des ersten NAND-Gatters (NAND1) und mit dem zweiten Eingang des NOR-Gatters (NOR1) verschaltet ist, daß der Ausgang des ersten NAND-Gatters (NAND1) den ersten invertierten Carry ausgang (CO_{0a}) bildet und gleichzeitig an den ersten Eingang des zweiten NAND-

Gatters (NAND2) angeschlossen ist, daß der Ausgang des NOR-Gatters (NOR1) den zweiten invertlerten Carryausgang (C1ta) bildet und über einen ersten inverter (I1) mit dem zweiten Anschluß des zweiten NAND-Gatters (NAND2) verschaltet ist, daß der erste Carryeingang (CO_{0e}) auf den NOR-Eingang des ANDNOR-Gatters (ANDNOR1) und der zweite Carryeingang (C10e) und der Blockcarryeingang (BLoe) jeweils auf einen UND-Eingang des ANDNOR-Gatters (ANDNOR1) geschaltet ist, daß der Ausgang des ANDNOR-Gatters (ANDNOR1) über einen zweiten Inverter (16) den Blockcarryausgang (BLna) der Eingangsaddiererzelle bildet und der Ausgang des ANDNOR-Gatters (ANDNOR1) über einen dritten Inverter (I5) mit dem Gate eines ersten p-Kanal-(P6), und dem Gate eines ersten n-Kanal-Feldeffekttransisotrs (N6), sowie an einen ersten Anschluß eines zweiten p-Kanal-(P5) und an einen ersten Anschluß eines zweiten n-Kanal-Feldeffekttransistors (N5) geschaltet ist, daß der Ausgang des zweiten NAND-Gatters (NAND2) zum einen mit dem Gate des zweiten p-Kanal-Feldeffekttransistors (P5) und zum anderen an einen ersten Anschluß des ersten p-Kanal-Feldeffekttransistors (P6) angeschlossen ist und über einen vierten Inverter (I3) mit dem Gate des zweiten n-Kanai-Feldeffekttransistors (N5) und mit dem ersten Anschluß des ersten n-Kanai-Feldeffekttransistors (N6) verschaltet ist, daß der zweite Anschluß des ersten und zweiten n-Kanal-Feldeffekttransistors (N6, N5) und der zweite Anschluß des ersten und zweiten p-Kanal-Feldeffekttransistors (P6, P5) an den Eingang eines fünften inverters (14) geschaltet sind, und daß der Ausgang des fünften Inverters (I4) den Summenausgang (So) der Eingangsaddiererzelle bildet.

4. "Carry-Select"-Addierer nach Anspruch 1 oder 2, dadurchgekennzeichnet, daß die Addlerzelle des ersten Typs zwei NAND-Gatter (NAND1, NAND2), fünf Inverter (I1, I2, I4, I7), ein NOR-Gatter (NOR1), ein ORNAND-Gatter (ORNAND1), sechs n-Kanal- (N1, N2, N3, N4, N5, N6) und sechs p-Kanal-Feldeffekttransistoren (P1, P2, P3, P4, P5, P6) enthält, daß der erste Variableneingang (a1) der Addiererzeile des ersten Typs mit dem ersten Eingang des ersten NAND-Gatters (NAND1) und mit dem ersten Eingang des NOR-Gatters (NOR1) verbunden ist, daß der zweite Variableneingang (b₁) mit dem zweiten Eingang des ersten NAND-Gatters (NAND1) und mit dem zweiten Eingang des NOR-Gatters (NOR1) verschaltet ist, daß der Ausgang des ersten NAND-Gatters (NAND1) über einen ersten inverter (I2) mit dem ersten Anschluß eines ersten n-Kanal-Feldeffekttransistors (N1) und mit dem ersten Anschluß eines zweiten n-Kanal-Feldeffekttransistors (N3) verbunden ist, wobei der erste inverter (I2) und der erste n-Kanal-Feldeffekttransistor (N1) sowie der zweite n-Kanal-Feldeffekttransistor (N3) und der erste Inverter (I2) je eine

10

Serienschaltung bilden, daß der Ausgang des ersten NAND-Gatters (NAND1) mit einem ersten Eingang eines zweiten NAND-Gatters (NAND2) und mit je einem Gateanschluß eines ersten und zweiten p-Kanal-Feldeffekttransistors (P1, P3) verbunden ist, daß je ein erster Anschluß des ersten und zweiten p-Kanal-Feldeffekttransistors (P1, P3) mit der Versorgungsspannung (VDD) verschaltet ist, daß der Ausgang des NOR-Gatters (NOR1) über einen zweiten Inverter (I1) mit dem ersten Anschluß eines dritten und eines vierten p-Kanal-Feldeffekttransistors (P2, P4) angeschlossen ist, daß der Ausgang des zweiten Inverters (I1) mit dem zweiten Eingang des zweiten NAND-Gatters (NAND2) verbunden ist, daß der Ausgang des NOR-Gatters (NOR1) an je einem Gateanschluß eines dritten und vierten n-Kanal-Feldeffekttransistors (N2, N4) angeschlossen ist, daß ein erster Anschluß des dritten und vierten n-Kanal-Feldeffekttransistors (N2, N4) mit Masse (GND) verbunden ist, daß der erste invertierte Carryeingang (CO1e) mit je einem Gateanschluß des ersten n-Kanal-Feldeffekttransistors (N1) und des dritten p-Kanal-Feldeffekttransistors (P2) und mit NAND-Eingang des ORNAND-Gatters (ORNAND1) verbunden ist, daß der zweite invertierte Carryeingang (C11e) mit je einem Gateanschluß des zweiten n-Kanal-Feldeffekttransistors (N3) und mit dem vierten p-Kanal-Feldeffekttransistor (P4) sowie mit einem ersten ODER-Eingang des ORNAND-Gatters (ORNAND1) verschaltet ist, daß der erste nicht invertierte Carryausgang (CO1a) mit einem zweiten Anschluß des ersten n-Kanal-Feldeffekttransistors (N1), einem zweiten Anschluß des ersten p-Kanal-Feld effekttransistors (P1), einem zweiten Anschluß des dritten p-Kanal-Feldeffekttransistors (P2) und einem zweiten Anschluß des dritten n-Kanal-Feldeffekttransistors (N2) verschaltet ist, daß der zweite nicht invertierte Carryausgang (C11s) mit einem zweiten Anschluß des zweiten n-Kanal-Feldeffekttransistors (N3), einem zweiten Anschluß des zweiten p-Kanal-Feldeffekttransistors (P3), einem zweiten Anschluß des vierten p-KanalFeldeffekttransistors (P4) sowie mit einem zweiten Anschluß des vierten n-Kanal-Feldeffekttransistors (N4) verschaltet ist, daß der Blockcarryeingang (BL1e) den Blockcarryausgang (BL1a) bildet und über einen dritten Inverter (17) mit einem zweiten ODER-Eingang des ORNAND-Gatters (ORNAND1) verschaltet ist, daß der Ausgang des ORNAND-Gatters (ORNAND1) mit je einem Gateanschluß eines fünften p-Kanal-Feldeffekttransistors (P6) und eines fünften n-Kanal-Feldeffekttransistors (N6) sowie mit einem ersten Anschluß eines sechsten p-Kanal-Feldeffekttransistors (P5) und mit einem ersten Anschluß eines sechsten n-Kanal-Feldeffekttransistors (N5) verbunden ist, daß der Ausgang des zweiten NAND-Gatters (NAND2) mit elnem ersten Anschluß des fünften p-Kanal-Feldef-

fekttransistors (P6) und mit dem Gateanschluß des sechsten p-Kanal-Feldeffekttransistors (P5) und über einen vierten Inverter (I3) mit einem ersten Anschluß des fünften n-Kanal-Feldeffekttransistors (N6) und mit dem Gateanschluß des sechsten n-Kanal-Feldeffekttransistors (N5) verbunden ist, und daß der Summenausgang (S1) über einen fünften Inverter (I4) jeweils mit einem zweiten Anschluß des fünften und sechsten p-Kanal-Feldeffekttransistors (P6, P5) und jeweils mit einem zweiten Anschluß des fünften und sechsten n-Kanal-Feldeffekttransistors (N6, N5) verbunden ist.

"Carry-Select"-Addierer nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Addiererzeile des zweiten Typs zwei NAND-Gatter (NAND1, NAND2), ein NOR-Gatter (NOR1), ein ANDNOR-Gatter (ANDNOR1), vier Inverter (I1, I2, 13, 14), sechs n-Kanal-Feldeffekttransistoren (N1, N2, N3, N4, N5, N6), sechs p-Kanal-Feldeffekttransistoren (P1, P2, P3, P4, P5, P6), enthält, daß der erste Variableneingang (a2) mit dem ersten Eingang eines ersten NAND-Gatters (NAND1) und dem ersten Eingang des NOR-Gatters (NOR1) verbunden ist, daß der zweite Variableneingang (b2) mit dem zweiten Eingang des ersten NAND-Gatters (NAND1) und dem zweiten Eingang des NOR-Gatters (NOR1)) verschaltet ist, daß der Ausgang des ersten NAND-Gatters (NAND1) über einen ersten Inverter (I2) mit je einem Gateanschluß eines ersten und zweiten n-Kanal-Feldeffekttransistors (N2. N4) verschaltet ist, daß der Ausgang des ersten NAND-Gatters (NAND1) sowohl mit einem ersten Anschluß eines ersten p-Kanal-Feldeffekttransistors (P2) und einem ersten Anschluß eines zweiten p-Kanal-Feldeffekttransistors (P4) als auch mit einem ersten Anschluß des zweiten NAND-Gatters (NAND2) verbunden ist, daß ein erster Anschluß des ersten und zweiten n-Kanal-Feldeffekttransistors (N2, N4) jeweils mit der Masse (GND) verbunden ist, daß der Ausgang des NOR-Gatters (NOR1) über einen zweiten inverter (I1) mit jeweils einem Gateanschluß des dritten und vierten p-Kanal-Feldeffekttransistors (P1, P3) und mit einem zweiten Eingang des NAND-Gatters (NAND2) verbunden ist, daß der Ausgang des NOR-Gatters (NOR1) mit jeweils einem ersten Anschluß eines dritten und vierten n-Kanal-Feldeffekttransistors (N1, N3) angeschlossen ist, daß jeweils ein erster Anschluß des dritten und vierten p-Kanal-Feldeffekttransistors (P1, P3) mit der Versorgungsspannung (VDD) verschattet ist, daß der erste nicht invertierte Carryeingang (CO2e) mit jeweils dem Gateanschluß des ersten p-Kanal-Feldeffekttransistors (P2) und des dritten n-Kanal-Feldeffekttransistors (N1) sowie mit einem ersten NOR-Eingang des ANDNOR-Gatters (ANDNOR1) und der zweite nicht invertierte Carryeingang (C12e) mit jeweils dem Gateanschluß des zweiten p-Kanal-Feldeffekttransistors (P4) und des vierten n-Kanal-Feldeffekttransistors (N3) sowie mit einem ersten UND-Eingang des ANDNOR-Gatters (ANDNOR1) verschaltet ist, daß der Blockcarryeingang (BL2e) an einen zweiten UND-Eingang des ANDNOR-Gatters (ANDNOR1) angeschlossen ist und den Blockcarry-ausgang (BL2a) bildet, daß der erste invertierte Carryausgang (CO2a) jeweils mit einem zweiten Anschluß des ersten p-Kanai-Feideffekttransistors (P2), des ersten n-Kanal-Feldeffekttransistors (N2), des dritten n-Kanal-Feldeffekttransistors (N1) und des dritten p-Kanal-Feldeffekttransistors (P1) angeschlos sen ist, daß der zweite invertierte Carryausgang (C1_{1a}) jeweils mit dem zweiten Anschluß des zweiten p-Kanal-Feldeffekttransistors (P4), des zweiten n-Kanal-Feldeffekttransistors (N4), des vierten n-Kanal-Feldeffekttransistors (N3) und des vierten p-Kanal-Feldeffekttransistors (P3) verschaltet ist, daß der Ausgang des ANDNOR-Gatters (ANDNOR1) mit dem Gateanschluß eines fünften n-Kanal-Feldeffekttransistors (N6), mit dem Gateanschluß eines fünften p-Kanal-Feldeffekttransistors (P6) sowie lewells mit einem ersten Anschluß eines sechsten n-Kanal-Feldeffekttransistors (N5) und eines sechsten p-Kanal-Feldeffekttransistors (P5) verschaltet ist, daß der Ausgang des zweiten NAND-Gatters (NAND2) mit einem ersten Anschluß des fünften n-Kanal-Feldeffekttransistors (N6) und mit dem Gateanschluß des sechsten n-Kanal-Feldeffekttransistors (N5) sowie über einen dritten Inverter (I3) mit dem Gateanschluß des sechsten p-Kanal-Feldeffekttransistors (P5) und mit einem ersten Anschluß des fünften p-Kanal-Feldeffekttransistors (P6) verbunden ist, und daß der Summenausgang (S2) über einen vierten inverter (14) jeweils mit einem zweiten Anschluß des fünften und sechsten n-Kanal-Feldeffekttransistors (N6, N5) und mit einem zweiten Anschluß des fünften und sechsten p-Kanai-Feldeffekttransistors (P6, P5) verschaltet ist.

5

10

15

20

25

30


35


40

45

50

55







① Veröffentlichungsnummer: 0 352 549 A3

(E)

EUROPÄISCHE PATENTANMELDUNG

(1) Anmeldenummer: 89112769.8

(51) Int. Cl.5: G06F 7/50

Anmeldetag: 12.07.89

Priorität: 29.07.88 DE 3825969

Veröffentlichungstag der Anmeldung: 31.01.90 Patentblatt 90/05


Benannte Vertragsstaaten: DE FR GB

W Veröffentlichungstag des später veröffentlichten Recherchenberichts: 16.10.91 Patentblatt 91/42 Anmelder: SIEMENS AKTIENGESELLSCHAFT Wittelsbacherplatz 2 W-8000 München 2(DE)

Erfinder: Knauer, Karl, Dr.-Ing. Nockherweg 21 W-8018 Grafing(DE) Erfinder: Kamp, Winfried, Dipl.-ing. Gustav-Heinemann-Ring 73 W-8000 München 83(DE)

(34) Carry-select-Addierer.

(57) "Carry-Select"-Addierer mit blockweise eingeteilten Addiererzellen, wobei jeder Block eine Eingangsaddiererzelle und eine wechselnde Abfolge von Addiererzellen vom ersten Typ und vom zweiten Typ enthält. Untereinander sind die Addiererzellen über erste und zweite Carryein- bzw. -ausgänge (C0_{0a}, C1_{0e}; $\overline{\text{C0}_{1e}}$ $\overline{\text{C1}_{1e}}$; C0_{2e}, C1_{2e}; ... $\overline{\text{C0}_{ne}}$, $\overline{\text{C1}_{ne}}$ bzw. CO_{0a}, C1_{0a}; CO_{1a}, C1_{1a}; CO_{2a}, C1_{2a}, ... CO_{na}, C1_{na}) sowie über Blockcarryeingänge bzw. Blockcarryausgänge (BL0e; BL1e; BL2e; ...BLne bzw. BL0a; BL1a; BL2a; ...BLna) verbunden. Die Addiererzellen vom ersten und zweiten Typ weisen als Transfer- und als Pullup- und Pulldown-Transistoren wirkende Feldeffekttransistoren (N1, N2, N3, N4, P1, P2, P3, P4) auf, die nicht Bestandteil eines Kombinationsgatters Innerhalb einer Addierzelle sind.





EUROPÄISCHER RECHERCHENBERICHT

Nummer der Anmeldung

EP 89 11 2769

	EINSCHLÄGI	GE DOKUMENTE	the Angabe, sawelt erforderlich, then Telle RANSPIUCH Anspruch ANNELDUNG (mt. Cl.5) Zeile 37 - Seite 4, Zeile 4; 3, April 1986, TOKYO AL.: 'Fir lowpass filter for clock frequency.' - Spalte 2, Zeile 38; 3, Zeile 24 - Zeile 33 ** eile 54; Abbildungen 1,4,7-9 * 1-5			
Kategorie		s mit Angabe, soweit erforderlich, ablichen Telle				
Α	EP-A-0 257 362 (SIEMENS * Zusammenfassung * * Seite Abbildungen 2,4 *		1 .		G 06 F 7/50	
Α	ICASSP 86 PROCEEDINGS Seiten 1533 - 1536; HUBER signal decimation with 15 MI * Seite 1534, Spalte 1, Zeile 3 Abbildungen 3,4 *	ET AL.: 'Fir lowpass filter f Iz clock frequency. '				
Α	US-A-4 525 797 (HOLDEN) * Zusammenfassung * * Spalt Spalte 7, Zeile 56 - Spalte 8,	e 6, Zeile 24 - Zeile 33 * *				
Α	EP-A-0 239 168 (PHILIPS) * Zusammenfassung * * Seite Abbildung 2 *	3, Zeile 20 - Seite 5, Zeile				
A	1988 IEEE ISCS PROCEEDI FINLAND Seiten 235 - 238; defficient cmos circuit for fast * Zusammenfassung * * Seite 33; Abbildung 5 *	OKLOBDZIJA: 'Simple and VLSI adder realization ' 237, Spalte 1, Zeile 30 - 2	Zeile		RECHERCHIERTE SACHGEBIETE (Int. CLE) G 06 F	
	Recherchenart	Absonlußdatum der Rech	erche	<u> </u>	Prüfer	
	Den Haag	07 August 91			COHEN B.	
Y:	KATEGORIE DER GENANNTEN I von besonderer Bedeutung allein be von besonderer Bedeutung in Verbi anderen Veröffentlichung derselber technologischer Hintergrund nichtschriftliche Offenbarung Zwischenliteratur der Erfindung zugrunde liegende Th	etrachtet ndung mit einer 1 Kategorie	nach dem D: in der Ann L: aus ander &: Mitglied d	Anmelded neldung an en Gründe er gleiche	ent, das jedoch erst am oder atum veröffentlicht worden ist geführtes Dokument n angeführtes Dokument n Patentfamille, Dokument	




P.B.5818 - Patentlaan 2 2280 HV Rijswijk (ZH) (070) 3 40 20 40 (070) 3 40 30 16 Europäisches Patentamt European Patent Office Office européen des brevets

Generaldirektion 1

Directorate General 1

Direction générale 1

Style, Kelda Camilla Karen Page White & Farrer, 54 Doughty Street London WC1N 2LS GRANDE BRETAGNE





EPO Customer Services

Tel.: +31 (0)70 340 45 00

Date 01.06.06

Reference
304034EP/KCS/sj
Applicant/Proprietor
STMicroelectronics, Inc.
Application No./Patent No.
03256838.8 - 2211

COMMUNICATION

The European Patent Office herewith transmits as an enclosure the European search report (under R. 44 or R. 45 EPC) for the above-mentioned European patent application.

If applicable, copies of the documents cited in the European search report are attached.

Additional set(s) of copies of the documents cited in the European search report is (are) enclosed as well.

The following specifications given by the applicant have been approved by the Search Division :

₩ Abstract

☑ Title

The abstract was modified by the Search Division and the definitive text is attached to this communication.

The following figure will be published together with the abstract: 1

Refund of search fee

If applicable under Article 10 Rules relating to fees, a separate communication from the Receiving Section on the refund of the search fee will be sent later.





EUROPEAN SEARCH REPORT

Application Number EP 03 25 6838

Category	Citation of document with in	Relevant	CLASSIFICATION OF THE	
35	of relevant passa	iges	to claim	APPLICATION (IPC)
x	MOSSE, AYDM, CHILDERS	S, MELHEM:	1,4,5,7,	INV.
	"Compiler-Assisted [9,11,	G06F9/45	
	SCheduling for REal-	-Time	15-17,19	G06F1/32
	Applications"[Online	e]		
	October 2000 (2000-			
	Retrieved from the 1	1		
	URL:http://citeseer.	[
	rs/cs/27133/http:zS			
	ARTSzSzpaperszSzCOLI			
	mpilerassisted.pdf>	5 143		
1	[retrieved on 2006-(
	* the whole document	* *		
X	HOLL KEEMED HOTAGE	"Compiler-Directed	1,4,5,7,	
^	Dynamic Voltage/Free	quency Scheduling for	9,11,	
	Energy Reduction in	quency scheduling for	15-17,19	
	Microprocessors"[On	linel	10 17,13	
	August 2000 (2000-08			
	Retrieved from the	Internet:		
	URL:http://citeseer	.ist.psu.edu/cache/pape		
		zzSzwww.cs.rutgers.eduz		TECHNICAL FIELDS
	Sz{ulizSzISLPED01.pc	df/hsu01compilerdirecte		SEARCHED (IPC)
	d.pdf> [retrieved or			G06F
Α	* the whole document	t *	2,3,8,	
			10,12,13	
Х	HSU. KREMER. HSTAO:	"Compiler-Directed	1,4,5,7,	
· · · · · · · · · · · · · · · · · · ·	Dynamic Frequency a		9,11,	
	Scheduling"[Online]	2000, XP002380999	15-17,19	
	Retrieved from the		,	
	URL:http://citeseer	.ist.psu.edu/cache/pape		
		zzSzwww.cs.rutgers.eduz		
		hsu00compilerdirected.		
۸	pdf> [retrieved on]			
A	* the whole documen	τ *	2,3,8,	
			10,12,13	
ĺ				
		-/		
	The present search report has I	peen drawn up for all claims	-	
	Place of search	Date of completion of the search	- 	Examiner
Berlin		16 May 2006	lei	neweber, H
,	CATEGORY OF CITED DOCUMENTS	· · · · · · · · · · · · · · · · · · ·		<u> </u>
		T : theory or princip E : earlier patent do	cument, but publi	
	rticularly relevant if taken alone rticularly relevant if combined with anot		in the application	
	number of the come autonom.	L. doormoot alterd	for other reasons	
doc	cument of the same category chnological background			***************************************



EUROPEAN SEARCH REPORT

Application Number EP 03 25 6838

DOCUMENTS CONSIDERED TO BE RELEVANT Citation of document with indication, where appropriate, CLASSIFICATION OF THE APPLICATION (IPC) Relevant Category of relevant passages to claim X PATENT ABSTRACTS OF JAPAN 1,4,5,7, 9,11, vol. 2000, no. 01, 31 January 2000 (2000-01-31) 15-17,19 -& JP 11 296252 A (MITSUBISHI ELECTRIC CORP), 29 October 1999 (1999-10-29) Α * abstract * 2,3,8, 10,12,13 Α EP 1 182 571 A (TEXAS INSTRUMENTS 6,14,18 INCORPORATED; TEXAS INSTRUMENTS FRANCE) 27 February 2002 (2002-02-27) * figure 1 * TECHNICAL FIELDS SEARCHED (IPC The present search report has been drawn up for all claims 3 Place of search Date of completion of the search Examine Berlin 16 May 2006 Leineweber, H T: theory or principle underlying the invention E: earlier patent document, but published on, or after the filling date
D: document cited in the application
L: document cited for other reasons CATEGORY OF CITED DOCUMENTS X: particularly relevant if taken alone
Y: particularly relevant if combined with another document of the same category
A: technological background
O: non-written disclosure
P: Intermediate document &: member of the same patent family, corresponding document

ANNEX TO THE EUROPEAN SEARCH REPORT ON EUROPEAN PATENT APPLICATION NO.

EP 03 25 6838

This annex lists the patent family members relating to the patent documents cited in the above-mentioned European search report. The members are as contained in the European Patent Office EDP file on The European Patent Office is in no way liable for these particulars which are merely given for the purpose of information.

tent docume in search re	ent eport	Publication date		Patent family member(s)	Publication date
11296252	2 A	29-10-1999) NONI		
1182571	A	27-02-2002	2 US	2002065993 Al	30-05-2002
				•	

FORM P0459